

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 63-039496

(43)Date of publication of application : 19.02.1988

(51)Int.Cl.

H02P 7/67

(21)Application number : 61-182728

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing : 05.08.1986



(72)Inventor : TANUMA JIRO
AKUTSU NAOJI

(54) ACTUATOR CONTROL SYSTEM

(57)Abstract:

PURPOSE: To decrease the number of distributing wires of a line without providing an address setting circuit as a hardware by enabling an actuator unit address to be set as a software through an address register.

CONSTITUTION: A controller 3 of a motor unit 10, as an actuator unit, is provided with an address register 3, an initialization means 7, an address setting means 8 and a command processing/serial data sending means 9. The initialization means 7 resets values of the address register 6 of each motor unit. The address setting means 8 provides the address register 6 with address values of the motor unit designated from a controller 11 according to serial data. The command processing/serial data sending means 9 compares address values included in serial data with values of the address register and performs command processing when said values correspond with each other and serially outputs said serial data as they are when said values differ from each other.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本國特許庁 (J P) (12) 特 許 公 報 (B 2) (11) 特許番号 第2568070号

(5) InCl [*]	鐵別記号	片内整理番号	F I	技術表示箇所
H02P 7/67			H02P 7/67	Z
G06F 13/14	320	7388-5E	G06F 13/14	320A
H04L 12/28			H04L 11/00	310A

発明の版1 (全 10 頁)

(21)出版番号 特設昭61-182728
(22)出版日 昭和61年(1986)8月5日
(23)公開番号 特設昭63-39496
(24)公開日 昭和63年(1988)2月19日
(25)平5-18431
(26)審判番号 平5-18431
(27)特許番号 特電工工業株式会社
(28)東京都港区虎ノ門1丁目7番12号
(29)免明者 田沼 二郎
(30)東京都港区虎ノ門1丁目7番12号
(31)免明者 東京工業株式会社内
(32)阿久保 直司
(33)東京都港区虎ノ門1丁目7番12号
(34)免明者 東京工業株式会社内
(35)代理人 井理士 山本 恵一
(36)合議体 奥村 好一
(37)審判官 奥村 元宏
(38)審判官 手島 聖治
(39)参考文献 特開 昭61-73446 (J P, A)

(54) 【発明の名称】 作動装置制御方式

(57) 【特許請求の範囲】
 【請求項 1】 シリアルデータラインを介してコントローラに並列的に複数接続されており、入力したシリアルデータのアドレスレシジョンの値と自己のアドレス値とを比較し、両者が一致した場合、前記コントローラから指し示されたアドレスコマンドの処理をそれぞれ行うようにした作動装置において、
 前記作動装置のアドレスレシジョン又はイニシヤルセット時に各作動装置のアドレスレシジョン又はイニシヤルセット時に初期化値に初期設定し、前記作動装置に、前記コントローラから、アドレスコマンドの値と、前記初期化値とを共にデータバスに送り、前記初期化値と前記アドレス値とを比較し、前記初期化値に近い側の各作動装置に前記アドレス値を設定する。

を出し、一方、各作動装置には、入力したシリアルデータのアドレスエリヤの値に前記アドレスレジスタの内容とを比較し、両者が一致した場合においては、前記入力したデータと比較し、両者が一致しない場合は、前記アドレスレジスタに設定し、入力したシリアルデータの値をアドレスとして前記アドレスレジスタに設定し、入力したシリアルデータが後段の作動装置へ送出されることを禁止し、両者が異なった場合には、入力したシリアルデータをそのまま後段の作動装置に送出することを特徴とする作動装置制御方法。

【請求項2】 前記コントローラと前記複数の作動装置とを前記シリアルデータラインを介してループ状に接続し、該複数の作動装置と互方向通信で制御することを特徴とする時計積木の型組装置に前記作動装置制御方法を実行する装置。

【発明の詳細な説明】

(産業上の利用分野)

本発明は、駆動部と制動部を内蔵するモータ装置のこのとき作動装置を外部から制御する作動装置制御方法に關する。

(従来の技術)

アークエネージャはコイルなどにより電氣的、磁氣的にエネージャの受燃を行なう電気機械変換機構であり、モーター、プランジャメット、ヘッドなどに代表される。近年、装置の小型、軽量化をはかるため、アークエネージャと装置との融合化が求められ、制御部とメカ部との一体化がすすめられている。この融合化の一側面を第8図に示す。

第8図において、81はモータ装置であり、モータ82とモータ82を駆動させるドライバ部83と、ドライバ部83を制御する制御部84とから構成されている。制御部84は、ドライバ部83に適切な制御信号を与えるモータ制御部85、及び後述のメインコンントローラと通信又はデータのやりとりを行うインターフェース制御部86から成る。メインコンントローラ87は、モータ装置81に指令を与えるもので、メインコンントローラ87とモータ装置81のインターフェース制御部86との間には、そのモータ装置専用のハードウェア88が設けられている。

モータ82を動作させるとき、メインコントローラ87は、ハードライン88を介してモータ駆動81に指令を伝える。制御部84のインターフェース制御部86はこの指令を受取り、モータ駆動81を解放し、モータ制御部85に伝達する。すると、モータ駆動85はモータ82の状態に応じた適切な制御信号をモータ制御部85はモータ82の状態に応じた適切な制御信号をモータドライブ部83に与え、これによりモータ82が駆動されるようになっている。

ここで、専用ハードライン88については、モータ装置81の制御部84の能力によって一般に次に3つの方式の使用が考えられる。

(a) 単純なロジック制御線方式

(b) I/Oバスライン方式

(c) シリアルライン方式

先ず、(a)の単純なロジック関数線方式について説明する。第90図は、このロジック関数線方式を示す図で、 n 個のモータ90及び n 個の用線91を介してシステムコントロールユニット92と接続されている。この方式は最も簡単にスピンドルの一連のモータが、融着性に乏しく、配線本数が多くなる。とりわけ、モータ線90が多数ある場合、各モータとモータ用線91を必要とするので、システム全体の配線本数が大変多くなる傾向にある。

次に、(b)の1/10パスライン方式について説明する。第10図は、この1/10パスライン方式を示す図で、n

る。この方式の場合、モータ装置90内には各アドレスを設定するための母用回路が必要であることは言うまでもない。尚、アドレスバスライン94を予めデコードして、その線を各モータ装置90にセレクト線として出すこと考えられるが、このようにしても配線本数は少なからない。

次に、(c)のシリアルデータバスライン方式について説明する。第11図はこのシリアルデータバスライン方式を示す図で、 n 個のモータ装置90はメインコントローラ92とシリアルデータバスライン98で接続されている。この方式の場合、モータ装置90には、シリアルデータを受信する回路と、各アドレスを設定するための専用ハブ回路とを必要とする。この方式は回路本数が少なくなると、実装のコストに有利である。

(発明が解決しようとする問題点)

しかしながら、上記 (a)、(b) 及び (c) のいずれの方法によっても、ハードドライブの配線本数が少なくなかつたハードアドレス設定をできなくするやうなモータ制御方式を提供することはできない。即ち、シリアルデータバスライン並みの配線本数が価格制、構造的に要求されることにも、モータ装置の非適性、コスト性、生産性からみて個々のモータ装置に対して各々専用のアドレス線を提供し得ないことが窺はれてきたにもかかわらず、従来ではこのやうな要望を技術的に満足するものは得られていない。

本要明は、このような実装技術の問題点を解決するために、個々の作動装置（たとえばアドレッシングモータ装置）のアドレッシングを設定するハード的なアドレッシング回路を設けずにかつライソンの回路本数を少なくでき、設定回路を設けずにかつライソンの回路本数を少なくできる作用原理を説明することを目的とする。

(問題点を解決するための手段)

本発明は、シリアルデータラインを介してコントローラに直列的に順次接続されており、入力したシリアルデータのアドレスレジスタの値とは、前記アドレスレジスタの値と一致した場合には、前記コントローラから指示されたコマンド処理をせよと行うようにした作動装置であることを、前記装置が検出の問題点を解決するための、パワーオンリセット時又はインシャルリセット時に各作動装置のアドレスレジスタの内容を所定の初期化値に初期化し、該パワーオンリセット時又はインシャルリセット後のインシャルアドレスセレクト時に、前記コントローラから、アドレスレジスタの値を前記初期化値とすると共にデータエリタの値を該コントローラに近い側から遠い側の各作動装置順に設定すべきアドレス値としたシリアルデータを出し、一方、各作動装置では、入力したシリアルデータのアドレスエリタの値と前記アドレスレジスタの内容とを比較し、両者が一致した場合には、前記入力したシリアルデータのデータに設定したアドレス値として前記作動装置へ送出し、入力した該シリアルデータが後段の作動装置へ送出

各モータ装置を通過してメインコントローラ11に受信させることができる。

以上述べた実施例ではアドレスレジスタ6をリセットクリヤした時のアドレスレジスタの初期化値"0"としたが"1"としても良く、また任意の定数で良いことは明白である。

さらに、上記実施例では制御対象をモータ装置として説明してきたが、本発明によればその他のアクチュエータ装置、あるいはインタフェース部を持ったI/O装置等種々の動作装置を対象とすることができる。



(発明の効果)

以上詳細に説明したように本発明では、パワーオンリセット時又はインシャルリセット時に各動作装置のアドレスレジスタの内容を所定の初期化値に初期設定し、該パワーオンリセット又はインシャルリセット後のインシャルアドレスセクタ時に、前記コントローラから、アドレスエリアの値を前記初期化値とすると共にデータエリアの値を該コントローラに近い側から近い側の各動作装置に順次設定すべきアドレス値としたシリアルデータ出力し、一方、各動作装置では、入力したシリアルデータのアドレスエリアの値と前記アドレスレジスタの内容とを比較し、両者が一致した場合に、前記入力したシリアルデータのデータエリアの値をアドレス値として前記アドレスレジスタに設定し、入力した該シリアルデータが後段の動作装置へ送出されることを禁止し、両者が異なった場合には、入力したシリアルデータをそのまま後段の動作装置に送出するようにしている。

このような制御方法のため、各動作装置に簡単かつ共通の初期化部を設けるのみで各動作装置のアドレス設定が可能となる。即ち、各動作装置はどれも全く同じ制御部によって構成することが可能であり、この全く同じ構成の制御部さえ有していればいかなる動作装置をいくつ後段にしてもアドレス設定を容易に行うことができる。

このように個々の動作装置ごとにハード的にアドレス設定する回路を設ける必要がなく共通の制御部とすることができ、特に同じ駆動部を有する動作装置においては全ての回路を1チップ内に納めることができるよ

【第3図】



シリアルデータ入力部・構成図

シリアルデータ出力部・構成図

うになる。そのため、動作装置の駆動が容易となり、コストの低減を図ることができる他に信頼性を向上させることができる。

さらに、どのような種類の動作装置でもアドレス長の許すかぎりの図数を1つのシリアルデータラインにのせることができるから装置全体の配線本数を低減化でき、したがって経済的及び実装効果も非常に大きい。

また、各動作装置のアドレスの番号を昇順又は降順といった規則的な順番に限らずいかなる番号順でも設定することができることとなる。例えば、不連続なアドレスの設定が可能であり、順番に規則的なアドレス設定がなされている場合にも途中でその規則と異なるアドレスに突然に設定することができ、さらに、コントローラは、双方向性の通信を全ての動作装置に対して容易に行うことが可能となる。


【図面の簡単な説明】

第1図は本発明の方法に使用されるモータ装置の構成図、第2図は本発明の方法が適用されるシステム構成図、第3図はシリアルデータの構成図、第4図は本発明の第1の実施例の方法の動作フローチャート、第5図は本発明の別の実施例の方法が適用されるシステム構成図、第6図は第5図の方法の動作動作フローチャート、第7図は送信シリアルデータの構成図、第8図は従来のモータ制御方式の説明図である。第9図～第11図は従来のハードライン実現方式の説明図である。

- 1 モータ
- 2 ドライバ部
- 3 制御部
- 4 モータ駆動部
- 5 インタフェース制御部
- 6 アドレスレジスタ
- 7 初期設定部
- 8 アドレス設定部
- 9 コマンド処理/データ送出处
- 10 モータ装置
- 11 メインコントローラ
- 12 シリアルデータライン


【第7図】

【第1図】




本発明に係る方法に使用されるモータ装置の構成図

【第6図】




第5図のシステムにおける制御フロー

【第9図】




ロジック制御線方式の説明図

【第10図】



I/Oバス方式の説明図

【第11図】



シリアルバス方式の説明図